任职要求：

1. 熟悉数字电路基本原理，了解集成电路设计流程；

2. 熟练掌握SystemVerilog编程语言，了解UVM验证方法学；

3. 具有良好的团队合作精神和沟通能力，能够与设计、测试等其他部门有效协作；

4. 有相关项目经验或实习经验者优先。

工作职责：

1. 负责数字集成电路的验证规划、测试平台搭建及验证工作，确保设计满足功能、性能及覆盖率要求；

2. 编写验证计划、测试用例和验证报告，对验证结果进行分析和总结，确保验证的完整性和高效性；

3. 使用SystemVerilog、UVM等高级验证语言和方法学进行验证环境的开发和维护；

4. 与设计团队紧密合作，理解设计规格，识别验证难点，提出有效的验证策略；

5. 跟踪并解决验证过程中发现的问题，与设计团队共同优化设计，提升产品质量。