当前位置: 首页 »  职位信息 »详情

开发工程师

发布企业:平头哥(成都)半导体有限公司 发布时间:2024-11-25 浏览次数:309
职位信息
职位名称 类型 性质 最低学历要求 人数 薪资
开发工程师 其他工程技术人员 全职 硕士 100 未设置
发布时间 2024-11-25 14:08:43
职位有效期 2024-12-30 23:59:59
专业 信息安全;信息安全(保密);信息安全(保密技术方向);信息安全(卓越工程师班);物联网工程;计算机科学与技术;计算机科学与技术(卓越工程师班);计算机科学与技术(拔尖计划);计算机科学与技术(试验班);计算机类;软件工程
工作地址 四川省成都市武侯区
职位要求

 

 【必备项】 

1、熟悉ASIC芯片设计流程;

2、熟悉System Verilog, Verilog等设计语言;

3、熟悉Simulation, Synthesis, Lint, Formal Verification等流程和EDA工具的使用;

4、熟悉Linux/Unix系统环境,精通Python, Ruby, Perl, TCL, C/C++, Makefile等至少一门编程语言; 

5、学习能力强,对新事物保有好奇心,并能快速适应新环境; 

6、良好的沟通能力和团队协同能力,能与他人合作,共同完成目标; 

7、对所在领域有热情,相信方法总比困难多,善于独立思考并反思总结。 

 【加分项】 

1、熟悉ASIC芯片验证方法学,熟悉UVM/OVM; 

2、熟悉计算机体系结构,了解深度学习算法; 3、有相关实习及项目经历。

简历投寄方式:https://recruitment.t-head.cn/campus/position-detail?lang=zh&positionId=2041011

政治面貌 无要求
实习实践经验 无要求
职位简介 1、使用Verilog & System Verilog编写芯片RTL代码; 2、搭建测试平台,产生测试向量验证芯片Function和Performance; 3、使用综合工具产生网表,优化时序/面积,并参与分析后端布局布线的结果; 4、使用Power分析工具优化芯片功耗; 5.开发自动化流程提高芯片设计效率。
岗位职责

 【必备项】 

1、熟悉ASIC芯片设计流程;

2、熟悉System Verilog, Verilog等设计语言;

3、熟悉Simulation, Synthesis, Lint, Formal Verification等流程和EDA工具的使用;

4、熟悉Linux/Unix系统环境,精通Python, Ruby, Perl, TCL, C/C++, Makefile等至少一门编程语言; 

5、学习能力强,对新事物保有好奇心,并能快速适应新环境; 

6、良好的沟通能力和团队协同能力,能与他人合作,共同完成目标; 

7、对所在领域有热情,相信方法总比困难多,善于独立思考并反思总结。 

 【加分项】 

1、熟悉ASIC芯片验证方法学,熟悉UVM/OVM; 

2、熟悉计算机体系结构,了解深度学习算法; 3、有相关实习及项目经历。

单位信息
单位名称 平头哥(成都)半导体有限公司
单位性质 民营企业 单位行业 科学研究和技术服务业
标签
隶属单位 下属单位 单位官微
单位图片
视频介绍
单位介绍
单位简介
平头哥是阿里巴巴旗下的半导体有限公司。
企业文化

晋升通道

福利待遇

培训体系

考核方式

其他说明


宣讲信息
宣讲名称 类型 举办地点 举办日期 查看详情
暂无信息
双选会信息
名称 类型 地址 时间 查看详情
暂无信息
招聘信息
职位名称 查看详情
开发工程师 点击查看